采用數(shù)字集成電路板制作電源和模擬電路電源分別供電的方法是：布置電源線時，除了要根據(jù)電流的大小盡量加粗走線寬度外，在布線時還應使電源線、地線的走線方向與數(shù)據(jù)線的走線方向一致。在布線工作的最后，要用地線將PCB的底層沒有走線的地方鋪滿。上述這些方法都有助于增強電路的抗干擾能力。

集成電路板制作時盡可能在微控制器、ROM、RAM等關鍵芯片的電源輸入端安裝去耦電容器。實際上，PCB走線、引腳連線和接線等都可能含有較大的電感效應。大的電感可能會在Vcc走線上引起嚴重的開關噪聲尖峰。防止Vcc走線上開關噪聲尖峰的方法是在Vcc與電源地之間安放一個O.lpF的去耦電容器。如果集成電路板制作±使用的是表面貼裝元件，可以用片狀電容器直接緊靠著芯片的Vcc引腳安裝。最好使用瓷片電容器，這是因為這種電容器具有較低的靜電盯損耗(ESL)和高頻阻抗，另外這種電容器在溫度和時間上的介質(zhì)穩(wěn)定性也很不錯。盡量不要使用袒電容器，因為在高頻它的阻抗較高。

W在安放去耦電容器時需要注意：在PCB的電源輸入端跨接lOOyF左右的電解電容器時,如果體積允許的話，電容量大一些則更好；原則上每個集成電路板制作芯片的旁邊都需要放置一個O.OlpF的瓷片電容器，如果電路板的空隙太小而放置不下時，可以每10個芯片左右放置一個1?lOpiF的袒電容器。對于抗干擾能力弱、關斷時電流變化大的元件和RAM、ROM等存儲元件，應該在電源線(Vcc)和地線之間接入去耦電容器。

集成電路板制作在能夠滿足系統(tǒng)要求的情況下，應盡可能采用低的時鐘頻率。時鐘產(chǎn)生器要盡量靠近用到該時鐘的器件。石英晶體振蕩器外殼要接地，時鐘線要盡量短，且不要引得到處都是。石英振蕩器下面、噪聲敏感器件下面要加大地的面積而不應該走其他信號線。時鐘線要垂直于I/O線，避免與I/O線平行；時鐘線要遠離I/O線。

相關閱讀：微控制器集成電路板制作設計的一般原則【匯合】