阻抗板的開發(fā)技術(shù)的標(biāo)準(zhǔn)化、規(guī)范化與IP核的可利用性有一定關(guān)系。傳統(tǒng)的電子設(shè)計(jì)方法至今沒有任何標(biāo)準(zhǔn)加以規(guī)范。以單片機(jī)或DSP開發(fā)為例，每一次新的開發(fā)，必須選用具有更高性價(jià)比和更適合設(shè)計(jì)項(xiàng)目的處理器，但由于不同的處理器的結(jié)構(gòu)、語言和硬件特性有很大的差異。

?

每一次設(shè)計(jì)都必須重新學(xué)習(xí)相關(guān)的知識(shí)，如重新了解器件的阻抗板結(jié)構(gòu)和電氣特性，重新設(shè)計(jì)該處理器的功能軟件，甚至要重新購(gòu)置并了解新購(gòu)置的系統(tǒng)和編譯軟件。

?

阻抗板的EDA技術(shù)則不同，它的設(shè)計(jì)語言是標(biāo)準(zhǔn)的，不會(huì)由于設(shè)計(jì)對(duì)象的不同而改變；它的開發(fā)工具是規(guī)范化的，EDA軟件平臺(tái)支持任何標(biāo)準(zhǔn)化的設(shè)計(jì)語言；它的設(shè)計(jì)成果具有通用性，IP核具有規(guī)范的接口協(xié)議，具有良好的可移植與可測(cè)試性。

?

適用于高效率的自頂向下設(shè)計(jì)方法。阻抗板的EDA技術(shù)的優(yōu)勢(shì)之一就是最能將所有設(shè)計(jì)環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計(jì)方案中。而傳統(tǒng)的電子設(shè)計(jì)中，由于沒有規(guī)范的設(shè)計(jì)工具和表達(dá)方式，無法進(jìn)行這種先進(jìn)的設(shè)計(jì)流程，只能采用自底向上的設(shè)計(jì)方法。

?

相關(guān)閱讀：阻抗板的EDA技術(shù)設(shè)計(jì)【匯合】